oreboot auf RISC-V - Vergleichende Analyse zweier Implementierungen
- Title:
- oreboot auf RISC-V - Vergleichende Analyse zweier Implementierungen
- Description:
-
more » « less
Im Anschluss an den Allwinner D1 Soc haben wir den Port von oreboot auf den
JH7100 SoC von StarFive wieder aufgegriffen. Diese betrachten wir im Vergleich.Stream-Link: https://streaming.media.ccc.de/jev22/fireshonks
Dieser Kurzvortrag stellt die Boot Flows der beiden Chips gegenüber und
analysiert Aufwand und Verständlichkeit der Plattformen. Zum Abschluss
evaluieren wir, wie sich die Implementierungsansätze auf Basis eines [aus einer
SVD-Datei generierten Rust Peripheral Access Crates (PAC)](
https://docs.rust-embedded.org/book/start/registers.html) und mittels händisch
geschriebenen Definitionen von Registern, Blöcken und Hilfsfunktionen
unterscheiden.Daniel Maslowski
https://pretalx.c3voc.de/fire-shonks-2022/talk/3FPRWR/
#jev22fireshonks #R3SRemoteRheinRuhrStage
- Video Language:
- German
- Duration:
- 37:37
|
C3Subtitles edited German subtitles for oreboot auf RISC-V - Vergleichende Analyse zweier Implementierungen | |
|
|
C3Subtitles added new URL for oreboot auf RISC-V - Vergleichende Analyse zweier Implementierungen | |
|
|
C3Subtitles added new URL for oreboot auf RISC-V - Vergleichende Analyse zweier Implementierungen | |
|
|
C3Subtitles added a video: oreboot auf RISC-V - Vergleichende Analyse zweier Implementierungen |